Séoul, le 5 août /QNA/ La société Samsung Electronics a dévoilé aujourd’hui les premiers modèles conceptuels de la technologie zHBM dans le secteur, une architecture mémoire de nouvelle génération censée offrir des performances environ huit fois supérieures à celles de la HBM5.
Le plus grand fabricant mondial de puces mémoire a présenté cette technologie de nouvelle génération lors de la Conférence "Future of Memory and Storage 2026", qui s’est tenue mardi à Santa Clara, en Californie, aux États‑Unis.
Selon l’entreprise, la technologie zHBM a été spécialement conçue pour l’informatique avancée dans le domaine de l’Intelligence Artificielle (IA). Elle se distingue par une nouvelle architecture mémoire qui empile verticalement la mémoire à large bande passante (HBM) directement au‑dessus des accélérateurs d’IA, dépassant ainsi les conceptions traditionnelles où la mémoire HBM est placée à côté du processeur. Grâce à la technologie d’interconnexion des puces, les modules zHBM peuvent également atteindre une densité mémoire plus de 10 fois supérieure à celle de la HBM5, tout en triplant l’efficacité énergétique et en réduisant de plus de moitié la résistance thermique.
Cette technologie prend également en charge des conceptions personnalisées pour les clients, en permettant l’intégration de propriétés intellectuelles spécifiques dans la couche intermédiaire entre la mémoire et l’accélérateur d’IA, ce qui élargit la capacité mémoire et améliore les performances de l’accélérateur.
En réduisant au minimum la distance parcourue par les données entre le processeur d’IA et la mémoire, la technologie zHBM est conçue pour offrir une bande passante plus élevée et une efficacité énergétique accrue, permettant ainsi le traitement ultra‑rapide des données nécessaires à l’entraînement et à l’inférence dans le domaine de l’Intelligence Artificielle à grande échelle.